Откривање на дизајнот и производството на чипови од силициум карбид (SiC): Од основи до примена

Силициум карбиден (SiC) MOSFET-ите се високо-перформансни полупроводнички уреди за енергетска ефикасност кои станаа неопходни во индустриите почнувајќи од електрични возила и обновлива енергија до индустриска автоматизација. Во споредба со традиционалните силициумски (Si) MOSFET-и, SiC MOSFET-ите нудат супериорни перформанси во екстремни услови, вклучувајќи високи температури, напони и фреквенции. Сепак, постигнувањето оптимални перформанси кај SiC уредите оди подалеку од едноставно стекнување висококвалитетни подлоги и епитаксијални слоеви - бара прецизен дизајн и напредни производствени процеси. Оваа статија дава длабинско истражување на дизајнерската структура и производствените процеси што овозможуваат високо-перформансни SiC MOSFET-и.

1. Дизајн на структурата на чипот: Прецизен распоред за висока ефикасност

Дизајнот на SiC MOSFET-ите започнува со распоредот наSiC плочка, што е основа за сите карактеристики на уредот. Типичен SiC MOSFET чип се состои од неколку критични компоненти на неговата површина, вклучувајќи:

• Изворна подлога

• Портална подлога

• Келвин Извор Пад

НаПрстен за завршување на рабовите(илиПритисочен прстен) е уште една важна карактеристика лоцирана околу периферијата на чипот. Овој прстен помага да се подобри напонот на распаѓање на уредот со ублажување на концентрацијата на електричното поле на рабовите на чипот, со што се спречуваат струи на истекување и се зголемува сигурноста на уредот. Типично, прстенот за завршување на рабовите се базира наПродолжување на прекин на спој (JTE)структура, која користи длабоко допирање за оптимизирање на распределбата на електричното поле и подобрување на напонот на распаѓање на MOSFET-от.

2. Активни ќелии: Јадро на перформансите на префрлување

НаАктивни клеткиво SiC MOSFET се одговорни за спроводливоста на струјата и префрлувањето. Овие ќелии се распоредени паралелно, при што бројот на ќелии директно влијае на вкупниот отпор на вклучување (Rds(вклучено)) и капацитетот на струјата при краток спој на уредот. За да се оптимизираат перформансите, растојанието помеѓу ќелиите (познато како „наклон на ќелијата“) е намалено, со што се подобрува целокупната ефикасност на спроводливоста.

Активните клетки можат да бидат дизајнирани во две примарни структурни форми:рамнинскиировструктури. Планарната структура, иако поедноставна и посигурна, има ограничувања во перформансите поради растојанието меѓу ќелиите. Спротивно на тоа, рововите структури овозможуваат распоред на ќелии со поголема густина, намалувајќи го Rds(on) и овозможувајќи справување со поголема струја. Додека рововите структури добиваат на популарност поради нивните супериорни перформанси, планарните структури сè уште нудат висок степен на сигурност и продолжуваат да се оптимизираат за специфични апликации.

3. JTE структура: Подобрување на блокирањето на напонот

НаПродолжување на прекин на спој (JTE)Структурата е клучна карактеристика на дизајнот кај SiC MOSFET-ите. JTE ја подобрува способноста за блокирање на напонот на уредот со контролирање на распределбата на електричното поле на рабовите на чипот. Ова е клучно за спречување на предвремено распаѓање на работ, каде што често се концентрирани високи електрични полиња.

Ефективноста на JTE зависи од неколку фактори:

• Ширина на JTE регионот и ниво на допингШирината на JTE регионот и концентрацијата на допанти ја одредуваат распределбата на електричното поле на рабовите на уредот. Поширок и посилно допиран JTE регион може да го намали електричното поле и да го зголеми напонот на дефект.

• JTE конусен агол и длабочинаАголот и длабочината на JTE конусот влијаат врз распределбата на електричното поле и на крајот влијаат на напонот на дефект. Помал агол на конусот и подлабока JTE област помагаат во намалувањето на јачината на електричното поле, со што се подобрува способноста на уредот да издржи повисоки напони.

• Површинска пасивацијаПовршинскиот слој за пасивација игра витална улога во намалувањето на површинските струи на истекување и зголемувањето на напонот на дефект. Добро оптимизираниот слој за пасивација гарантира дека уредот работи сигурно дури и при високи напони.

Термичкото управување е уште еден клучен фактор во JTE дизајнот. SiC MOSFET-ите се способни да работат на повисоки температури од нивните силиконски еквиваленти, но прекумерната топлина може да ги намали перформансите и сигурноста на уредот. Како резултат на тоа, термичкиот дизајн, вклучувајќи ја дисипацијата на топлината и минимизирањето на термичкиот стрес, е клучен за обезбедување долгорочна стабилност на уредот.

4. Загуби при префрлување и отпор на спроводливост: Оптимизација на перформансите

Во SiC MOSFET-ите,отпор на спроводливост(Рдс(вклучено)) изагуби од прекинувачотсе два клучни фактори што ја одредуваат вкупната ефикасност. Додека Rds(on) ја регулира ефикасноста на спроводливоста на струјата, загубите при префрлување се јавуваат за време на премините помеѓу вклучена и исклучена состојба, што придонесува за генерирање на топлина и загуба на енергија.

За да се оптимизираат овие параметри, потребно е да се земат предвид неколку фактори на дизајнот:

• Висина на ќелијатаВисината на тонот, или растојанието помеѓу активните ќелии, игра значајна улога во одредувањето на Rds(on) и брзината на префрлување. Намалувањето на висината на тонот овозможува поголема густина на ќелиите и помал отпор на спроводливост, но односот помеѓу големината на висината на тонот и сигурноста на портата мора да биде избалансиран за да се избегнат прекумерни струи на истекување.

• Дебелина на оксидот на портатаДебелината на слојот од оксид на портата влијае на капацитетот на портата, што пак влијае на брзината на префрлување и Rds(on). Потенок оксид на портата ја зголемува брзината на префрлување, но исто така го зголемува ризикот од истекување на портата. Затоа, наоѓањето на оптималната дебелина на оксидот на портата е од суштинско значење за балансирање на брзината и сигурноста.

• Отпорност на портатаОтпорот на материјалот на портата влијае и на брзината на префрлување и на целокупниот отпор на спроводливост. Со интегрирањеотпор на портатадиректно во чипот, дизајнот на модулот станува поедноставен, намалувајќи ја сложеноста и потенцијалните точки на дефект во процесот на пакување.

5. Интегриран отпор на порта: Поедноставување на дизајнот на модулот

Во некои дизајни на SiC MOSFET,интегриран отпор на портасе користи, што го поедноставува процесот на дизајнирање и производство на модулот. Со елиминирање на потребата од надворешни отпорници на портата, овој пристап го намалува бројот на потребни компоненти, ги намалува трошоците за производство и ја подобрува сигурноста на модулот.

Вклучувањето на отпорот на портата директно на чипот обезбедува неколку предности:

• Поедноставено склопување на модулотИнтегрираниот отпор на портата го поедноставува процесот на поврзување и го намалува ризикот од дефект.

• Намалување на трошоцитеЕлиминирањето на надворешните компоненти го намалува списокот на материјали (BOM) и вкупните трошоци за производство.

• Зголемена флексибилност на пакувањетоИнтеграцијата на отпорот на портата овозможува покомпактни и поефикасни дизајни на модули, што доведува до подобрено искористување на просторот во финалното пакување.

6. Заклучок: Комплексен процес на дизајнирање за напредни уреди

Дизајнирањето и производството на SiC MOSFET-и вклучува комплексно меѓусебно дејство на бројни параметри на дизајнот и производствените процеси. Од оптимизирање на распоредот на чипот, дизајнот на активните ќелии и JTE структурите, до минимизирање на отпорот на спроводливост и загубите при прекинување, секој елемент од уредот мора да биде фино подесен за да се постигнат најдобри можни перформанси.

Со континуираниот напредок во технологијата за дизајн и производство, SiC MOSFET-ите стануваат сè поефикасни, посигурни и поисплатливи. Со зголемувањето на побарувачката за високо-перформансни, енергетски ефикасни уреди, SiC MOSFET-ите се подготвени да играат клучна улога во напојувањето на следната генерација електрични системи, од електрични возила до мрежи за обновлива енергија и пошироко.